相比于其他方法实现的AD转换器,并行AD转换器由于具有非常快的转换速度而被应用在像视频转换器和高速信号采样等对速度要求非常高的场合。这种高转换速度是使用大量的硬件电路,且占用较大的芯片面积实现的。本文提出一种并行AD转换器设计思路,通过将AD转换信号前端比较器输出的数字信号分组后,对每组信号采用局部优先编码,并对编码后输出的信号进行修正,然后通过超前加法器进行快速累加,从而得到最终结果。通过对比较器输出数字信号的分组处理,能在保障转换速度的前提下,减少使用硬件电路的数量。